發射極功能邏輯電路

　　以“與”門輸入和“或”門輸出的非飽和型邏輯電路，簡稱EFL電路。它無“非”門的功能。其基本單元電路由兩部分組成：由共基極工作方式的多發射極電晶體與上拉電阻R_c、下拉電阻R_e構成輸入級；由多發射極電晶體構成射極跟隨器輸出級(見圖)。這種邏輯電路出現於70年代。在發射極功能邏輯電路中，共共基極方式工作的輸入晶體管的集電極 G點的電位與發射極輸入端的邏輯關系為G＝A·B，發射極跟隨器不改變其邏輯關系，而發射極跟隨器發射極輸出的“線”功能可實現“或”邏輯。因此，圖中電路的輸入、輸出有如下邏輯關系

O₁＝A·B＋C　　 O₂＝A·B＋D

　　發射極功能邏輯同發射極耦合邏輯相同，典型的邏輯擺幅值為0.8伏，邏輯高電平為-0.8伏，邏輯低電平為-1.6伏，而參考電壓U_b為-0.4伏。發射極功能邏輯電路是由發射極耦合邏輯電路改進而成。發射極耦合邏輯電路同相集電極構成“與”功能，射極跟隨器的發射極輸出能形成“或”功能，並隻取發射極耦合邏輯電路的同相輸出部分。

　　在發射極功能邏輯基本單元電路中，輸入級和輸出級除共基和共集兩隻多發射極晶體管外，不包括任何反相器，這就保證瞭電路的高速度和良好的頻率特性。

　　然而，發射極功能邏輯電路沒有“非”的功能是一大缺點，因而應用受到限制。同時，由於U_b＝-0.4伏，輸入晶體管集電結有0.4伏正偏，隻有邏輯幅度和集電極串聯電阻受到限制，才能保證輸入晶體管集電極正偏不至於惡化到影響正常工作。

　　發射極功能邏輯電路是在發射極耦合邏輯電路基礎上的簡化電路，它在大規模集成電路中作為內部單元電路和在與發射極耦合邏輯電路配合時，以構成各種組合門方面顯示出速度快、結構簡單、功耗小和功能靈活等優點。

　　

參考書目

　復旦大學微電子教研組編:《集成電路設計原理》，人民教育出版社出版，北京，1978。