以半導體晶體材料，經平面工藝加工製造，將電路的元件、器件和互連線集成在基片內部、表面或基片之上的微小型化電路或系統。微小型化電路簡稱微電路，是一種結構上比最緊湊的分立元件電路的體積小幾個數量級、重量輕幾個數量級的微結構電路。微電路最早應用在空間和軍事上。載人的長期空間飛行體所需要的高可靠性，隻有憑藉先進的微電路才能獲得。微電路與先前用手工或機械方法製造的電路相比，其可靠性高得很多，成本也低得多。隨著積體電路和微電子技術的發展，出現完整的大規模集成分系統，能能實現多種功能，微電路的優勢更為顯著。
集成電路（指單片集成電路）、薄膜電路、厚膜電路和混合微型電路是微電路的幾種基本形式。
單片集成電路早期稱為單塊電路。實際上，單片集成電路是用一塊半導體單晶片制成的微型化電路。現代集成電路所用半導體材料通常是矽(Si)或化合物半導體如砷化鎵(GaAs)。
簡史 1958年，美國開始研制微型組件。這是將二極管、晶體管做成微型芝麻管和微型電阻、電容裝配到一片片陶瓷基片上，然後再疊成立體結構，構成能完成某種功能的電路組件。J.基爾比嘗試用半導體材料來制作包括晶體管、電阻、電容在內的並互連成一個完整的電路，於是用矽材料試制瞭一個分立元件電路。其中，電阻是用切成條狀的矽制成的，電容器是取自擴散矽功率晶體管芯片兩邊再金屬化而獲得的。同年，基爾比和他的同事制作的集成相移振蕩器電路成為世界上第一批集成電路。接著，他們又制成數字集成觸發器。當時人們把基爾比等制作的電路稱為固體電路。
1959年，美國仙童公司R.N.諾伊斯等申請用平面工藝制作矽集成電路的專利，利用PN結隔離技術，在氧化膜上制作互連線。他們研制的平面工藝最終完成瞭集成電路的全部工藝，奠定瞭半導體集成電路發展的基礎。有瞭矽平面工藝技術，單片集成電路才真正實現。
雖然1959年利用表面場效應原理的 MOS場效應晶體管已經研制出來，但當時能夠實際應用的還是雙極型集成電路。
1968年，集成電路進入大規模階段，因 MOS型集成電路比雙極型集成電路更適合於大規模和超大規模集成。從這時起，MOS型集成電路便突出出來而且發展速度極快，MOS 電路在大規模集成電路中占居瞭重要地位。半導體MOS存儲器從1千位擴大到4、16、64、256千位，並都已見商品，1兆位也已有樣品。70年代末，美國英特爾公司首先提出隨機邏輯大規模集成電路，從而發明計算機中央處理單元，即控制單元和運算單元集成電路，為計算機微型化創造瞭條件。從此，集成電路進入電子系統集成階段。
半導體集成存儲器作為電路發展中的新產品，一直被看作集成度增長的代表性產品而受到重視。以 MOS存儲器為例，從1960～1975年，集成電路的集成度提高瞭64000倍，其中芯片尺寸擴大約20倍，引入微細加工，提高加工精度，增加集成密度約32倍。
在這期間，除數字集成電路在數字邏輯信息領域裡被廣泛應用外，線性集成電路在模擬信息方面，如視聽、廣播電視領域裡也被廣泛應用。線性集成電路對電阻、電容等元件要求高，依賴性大，所以在模擬信號處理的應用要比在數字邏輯信號處理上應用來得晚，如用於模擬計算機和儀表上的第一批優質運算放大器是1966年才出現的。
集成電路發展的特點是:①技術發展快，單塊集成度在1960～1978年每年翻一番。②采用瞭微米、亞微米量級微細加工技術。如16千位動態隨機存儲器在5.2毫米×3.4毫米面積上集成3.5萬多元件，采用線條寬為5微米的工藝；64千位動態隨機存儲器采用3微米的工藝。采用電子束、離子束、分子束工藝和幹法工藝等高級加工技術，線條寬度已縮小到0.5～0.1微米。大規模和超大規模集成電路技術和功能日益密集化。集成電路速度已達到皮秒級。集成電路片微功耗化，有利於節能和降低功耗密度。集成電路結構微小型化，為微電子學、微電子技術的發展開辟瞭道路。③高集成度和高集成密度。單片集成度已達到能集成60萬個以上元件數，集成密度達每平方毫米7千到電子1萬個元件。
類別 集成電路依所用晶體管結構、電路和工藝之不同，可分為雙極型集成電路和金屬-氧化物-半導體結構兩大類。前者的主要器件是雙極型晶體管（如NPN晶體管）；後者的主要器件是MOS場效應晶體管。集成電路按其處理信息的功能不同，可分為數字集成電路和模擬集成電路（也稱線性集成電路）。
集成電路由於電路復雜程度不同，可根據集成規模分為小規模集成電路、中規模集成電路、大規模集成電路和超大規模集成電路。對於數字集成電路來說，習慣上認為小規模集成電路是集成度小於10個門電路或集成元件數少於100個元件的集成電路；中規模集成電路是集成度在10～100個門電路之間，或集成元件數在100～1000個元件之間的集成電路；大規模集成電路是集成度在100個門電路以上或集成元件數在1000個元件以上的集成電路。大規模集成電路是在一般中、小規模集成電路的基礎上發展起來的，中、小規模集成電路一般是以簡單的門電路或單級放大器為集成對象的，而大規模集成電路則以功能部件、整機、子系統為集成對象。從分立元件發展到集成電路是半導體電子技術發展的一次飛躍；從一般中、小規模集成電路發展到大規模集成電路是又一次飛躍，並且還在向超大規模集成電路發展。
超大規模集成電路一般指集成度達1萬個門電路或集成元件數在10萬個元件以上的大規模集成電路。超大規模的范圍至今尚無公認的標準。
模擬集成電路的大、中、小規模的集成度所包含元件個數要比相應的數字集成電路的元件個數為少。
集成電路根據集成方法之不同，可分為單片集成電路和混合集成電路兩種。所謂混合集成電路是指單片集成電路和分立元件、器件的混合，采用薄膜技術混合的稱作薄膜混合集成電路；采用厚膜技術混合的稱作厚膜混合集成電路。由於用薄膜電路技術制作的薄膜晶體管和二極管尚未達到實用水平，薄膜集成電路和厚膜集成電路尚未實現，實際應用的隻有集成電路和混合集成電路兩種。
混合集成電路可以將單片集成電路再一次微小型化，有時也把混合微技術稱作二次集成技術。
與其他學科的關系 集成電路技術是在固體物理學基礎上發展起來的。它與其他學科和傳統工業有密切的關系。
與固態電子器件的關系 集成電路的產生與晶體管和矽平面工藝的發明是分不開的。集成電路起源於半導體物理學和固態電子器件的研究。集成電路的發展，如高速電路、低功耗電路、高可靠、高集成度和高集成密度等電路方面的研究與半導體物理、固態電子器件的研究有著不可分的密切關系。
與材料科學和晶體生長技術的關系 固態器件和集成電路的發明、發展與材料科學、晶體生長技術有淵源關系。40年代，晶體管現象的發現是由於當時鍺、矽單元素半導體材料的研究達到瞭相當高的水平。制備集成電路芯片要求高質量、大直徑矽單晶。對矽單晶的純度、位錯、均勻性、含氧量、微缺陷等的研究，以及砷化鎵材料和其他新材料的研究，都依賴於材料科學和晶體生長技術發展。
與超純化學的關系 在集成電路制備過程中，如引入微量不需要的雜質，就會引起電路失效。在幾十道制備工序中所用的超純試劑、超純氣體、超純水和感光膠等，無不有賴於超純化學的研究成果。
與光學、精密機械和電子、電工學的關系 集成電路專用設備和專用儀器儀表，是研究和生產集成電路必不可少的手段，制備工藝采用微米、亞微米量級的微細加工技術，高精度、高真空、高氣壓下操作實驗和程序控制、自動化等都須借助於設備、儀器儀表的研究和制造。
與環境凈化科學的關系 集成電路需要在潔凈的環境下進行研制和生產。例如，掩模制作技術、光刻技術等要求在100級、局部0級的超凈環境下操作。集成電路進一步向超集成密度發展，制備的環境條件離不開環境凈化科學。
科學研究內容 集成電路的研究和發展包括6個方面的內容。
設計和結構分析 早期，中、小規模集成電路設計和掩模版制作多靠人工完成，進入大規模集成階段後，人工設計必須借助集成電路計算機輔助設計，通過人機交互自動實現。①邏輯設計：對數字邏輯電路來說包括初步邏輯設計、邏輯綜合、繪制出邏輯圖、劃分並列出接線表、產生自動測試圖案和進行邏輯模擬，由計算機模擬輸出。②電路設計：在邏輯設計之後進行，包括初步電路設計、單元佈局、電路分析、建立電路元件數學模型和通過計算機進行電路模擬計算。③器件設計：根據器件中的雜質分佈計算器件的電特性。④工藝設計：模擬工藝過程，根據工藝參數對器件、電路的電性能參數的影響，選擇最佳工藝條件，必要時也可對電路設計、器件設計提出修改。⑤版圖設計：根據電路分析模擬完成電路設計圖，進行電路幾何圖形和版圖設計，並由計算機輔助制版系統實現自動制版。⑥編制計算機輔助測試程序。為瞭完成上述各種模擬設計，需要建立標準單元庫和模型參數庫。
計算機輔助設計新方法和手段的研究 研究如何用好計算機進行輔助設計，建立新方法和新手段是設計和結構分析中的新課題。為集成電路設計提供的常用軟件有：①邏輯設計方面的如邏輯檢查程序、邏輯綜合程序、自動設計 PLA程序和測試碼自動產生程序等。它們用於研究邏輯簡化、佈爾代數關系檢查、測試碼的自動產生和邏輯電路自動設計；②電路設計方面的如電路模擬程序、時序模擬程序、混合模擬程序和器件模型參數的優化提取程序；③器件設計方面的如一維、二維和三維的器件模擬程序；④工藝設計方面的如工藝模擬程序；⑤統計分析和優化設計方面的有工藝統計模擬程序和電路容差分析程序；⑥版圖設計方面的如交互式版圖編輯程序、自動佈局、佈線程序和設計規則檢查程序等。
制備工藝和工藝物理 集成電路制備工藝是在矽平面工藝基礎上逐步發展起來的。每當工藝技術有瞭新的突破，集成電路性能就向新的水平推進一步。因此，新的制備工藝和工藝物理研究是一項重要的內容。現有的制備工藝包括單晶大圓片的切、磨、拋、清洗、合金化、擴散摻雜、離子註入摻雜、氧化、表面鈍化、光刻曝光和微細刻蝕、蒸發、濺射、壓焊、化學汽相淀積工藝、外延生長、隔離技術、自對準技術、金屬互連工藝、亞微米微細加工工藝技術等。在制備工藝的不斷發展過程中，在傳統的高溫工藝基礎上提出瞭低溫工藝，在化學腐蝕工藝方面提出瞭幹法工藝、全離子工藝，從機械對準發展為自對準技術等。
測試方法研究和測試手段 隨著集成電路進入超大規模集成和系統集成階段，大規模集成電路測試已成為一個重要方面。超集成元件數量增加和功能齊全，測試項目和測試速度已非人工所能勝任，計算機輔助測試已成為必要手段，而計算機輔助測試中新方法的研究、新圖形的產生都屬於這方面的研究內容。集成電路從設計開始就必須同時進行測試方法的設計。
可靠性和失效分析 集成電路把傳統的電子電路的焊接點減少到幾十個焊點，使電路的可靠性大大提高。可靠性高是集成電路的特點之一。可靠性的研究包括：①集成電路產品按宏觀統計量抽樣進行例行試驗。例行試驗的每一項目是模仿使用集成電路產品時的客觀現場環境、惡劣條件進行的。模擬項目有振動、諧振、機械沖擊、例行加速、高低溫循環、高溫存儲、鹽霧、高壓水汽、動態加電老化、氦質譜檢漏、輻照、靜電感應、寄生參量效應等試驗。這些項目按集成電路類別和使用要求選擇進行。②建立失效分析模型，對不合格的集成電路產品進行失效分析。從集成電路的設計、制備工藝、原材料、封裝、測試和使用條件各個環節尋找失效原因，進行綜合性研究。
新集成電路的研制 矽集成電路的研究已開拓瞭廣闊領域，而全部采用矽制作集成電路的局面正在發生變化。①砷化鎵的電子遷移率比矽的高4～5倍，寄生電容又可以做得小，電路的速度更高，如數字邏輯集成電路的速度可達10吉赫，而電路功耗僅為矽集成電路類同樣產品的1/25～1/40。砷化鎵與其他Ⅲ－Ⅴ族化合物材料結合，可望獲得更高的電子遷移率，並可以和光電器件集成在同一襯底上，它比矽器件更耐高溫和輻射。在77K低溫下工作優於4K的約瑟夫遜結器件。這是未來超高速超大規模集成電路的研究方向之一。②高電子遷移率晶體管由砷化鎵和鎵、鋁、砷結合而成，速度甚高，室溫單門延遲已達10～20皮秒。③光集成電路和光存儲器能利用光子片借助光傳遞信息。這種芯片對光、電信號都能處理，預計芯片面積更小，速度快，發熱量小。光存儲器組成光盤具有存儲14兆字節以上的容量。④超晶格器件是利用分子束外延把近似100埃的InAs、AlSb、GeSb三層結構分別以原子層一層一層地外延生長制成的，能達到高集成度和高速度。⑤三維集成電路使矽集成電路從傳統的平面結構，走向立體多層結構。可利用現有集成電路工藝制作多層、層間用絕緣層隔離，並立體互連的結構。人們已提出疊層高密度結構和疊層多功能結構兩種電路模式，這兩種模式正向智能集成電路方向發展。